工程师在PCB设计时应该注意的事项

1.过度约束网络。它会令信号难于布线。在极端情况下，特别是当需要添加额外层时，为克服类似时序或间距要求等相应的布线问题，设计时间可能会成倍延长。
2.在设计流程中间设定约束。重要的是要在任务开始时做这项工作。若选择在后期阶段为信号设置约束，你可能将不得不重新对PCB进行布线，因此将浪费大量时间。在布局和布线前，应计划并处理好相关策略以保证不发生这种情况。
3.忘记关键网络。若利用约束管理系统设置约束，在完成关键网络的布线后再进行整个PCB的布线不失明智之举——特别是当你为信号设定长度或延时约束时。否则，当对信号实施定长策略时，就不再有将其加长的余地了。
4.采用无法与布线工具进行互动及不能引入数据的报告系统的约束管理工具。设定约束和规则当然很好，但若必须手工查询每一指派的约束，就会使采用约束管理工具的效用化为乌有。
5.施用与设计规则不一致的约束。设计师以满足制造指导原则为依归对PCB进行布线。若不对约束进行管理并与如为了更好的蚀刻效果设定的合适信号间距或为了最小化交叉干扰采用的良好层堆叠等设计指导原则一起采用，就会引发问题。某些工具允许在你的设计中自由地将任何约束施用于关键网络；其它的则在设计周期的任何阶段应用你的设计规则，所以它们是加强了的。无论哪种方式，当你施用约束时，请确保不违忤设计规则。