pcb设计常遇问题与技巧(三)
高速 PCB 设计
（一） 、电子系统设计所面对的挑战
跟着系统设计复杂性和集成度的大规模进步，电子系统设计师们正在从事 100MHZ 以上的电路设计，总线的工作频率也已经达到或者超过 50MHZ，有的甚至超过 100MHZ。目前约 50% 的设计的时钟频率超过 50MHz，将近 20% 的设计主频超过 120MHz。 当系统工作在 50MHz 时，将产生传输线效应和信号的完整性题目；而当系统时钟达到120MHz 时，除非使用高速电路设计知识，否则基于传统方法设计的 PCB 将无法工作。因此，高速电路设计技术已经成为电子系统设计师必需采取的设计手段。只有通过使用高速电路设计师的设计技术，才能实现设计过程的可控性。
（二） 、什么是高速电路
通常以为假如数字逻辑电路的频率达到或者超过 45MHZ~50MHZ，而且工作在这个频率之上的电路已经占到了整个电子系同一定的份量（好比说１／３） ，就称为高速电路。 实际上，信号边缘的谐波频率比信号本身的频率高，是信号快速变化的上升沿与下降沿或称信号的跳变）引发了信号传输的非预期结果。因此，通常商定假如线传播延时大于1/2 数字信号驱动真个上升时间，则以为此类信号是高速信号并产生传输线效应。 信号的传递发生在信号状态改变的瞬间，如上升或下降时间。信号从驱动端到接收端经过一段固定的时间，假如传输时间小于 1/2 的上升或下降时间，那么来自接收真个反射信号在信号改变状态之前到达驱动端。反之，反射信号将在信号改变状态之后到达驱动端。如果反射信号很强，叠加的波形就有可能会改变逻辑状态。
（三） 、高速信号的确定
上面我们定义了传输线效应发生的条件前提，但是如何得知线延时是否大于 1/2驱动端的信号上升时间？ 一般地，信号上升时间的典型值可通过器件手册给出，而信号的传播时间在 PCB 设计中由实际布线长度决定。下图为信号上升时间和答应的布线长度(延时)的对应关系。 PCB 板上每单位英寸的延时为 0.167ns.。但是，假如过孔多，器件管脚多，网线上设的约束多， 延时将增大。 通常高速逻辑器件的信号上升时间大约为 0.2ns。 假如板上有 GaAs芯片，则最大布线长度为 7.62mm。 设Tr 为信号上升时间， Tpd 为信号线传播延时。假如 Tr≥4Tpd，信号落在安全区域。假如 2Tpd≥Tr≥4Tpd，信号落在不确定区域。假如 Tr≤2Tpd，信号落在题目区域。对于落在不确定区域及题目区域的信号，应该使用高速布线方法。
（四） 、什么是传输线
PCB 板上的走线可等效为下图所示的串联和并联的电容、电阻和电感结构。串联电阻的典型值 0.25-0.55 ohms/foot，由于绝缘层的缘故，并联电阻阻值通常很高。将寄生电阻、电容和电感加到实际的 PCB 连线中之后，连线上的终极阻抗称为特征阻抗 Zo。线径越宽，距电源/地越近，或隔离层的介电常数越高，特征阻抗就越小。假如传输线和接收真个阻抗匹配，那么输出的电流信号和信号终极的不乱状态将不同，这就引起信号在接收端产生反射，这个反射信号将传回信号发射端并再次反射归来。跟着能量的减弱反射信号的幅度将减小，直到信号的电压和电流达到不乱。这种效应被称为振荡，信号的振荡在信号的上升沿和下降沿常常可以看到。
（五） 、传输线效应
基于上述定义的传输线模型，归纳起来，传输线会对整个电路设计带来以下效应。
· 反射信号Reflected signals
· 延时和时序错误 Delay & Timing errors
· 多次跨越逻辑电平门限错误 False Switching
· 过冲与下冲 Overshoot/Undershoot
· 串扰 Induced Noise (or crosstalk)
· 电磁辐射EMI radiation
5.1 反射信号
假如一根走线没有被准确终结(终端匹配)，那么来自于驱动真个信号脉冲在接收端被反射，从而引发不预期效应，使信号轮廓失真。当失真变形非常明显时可导致多种错误，引起设计失败。同时，失真变形的信号对噪声的敏感性增加了，也会引起设计失败。假如上述情况没有被足够考虑，EMI 将明显增加，这就不单单影响自身设计结果，还会造成整个系统的失败。
反射信号产生的主要原因：过长的走线；未被匹配终结的传输线，过量电容或电感以及阻抗失配。
5.2 延时和时序错误
信号延时和时序错误表现为： 信号在逻辑电平的高与低门限之间变化时保持一段时间信号不跳变。过多的信号延时可能导致时序错误和器件功能的混乱。 通常在有多个接收端时会泛起题目。 电路设计师必需确定最坏情况下的时间延时以确保设计的准确性。信号延时产生的原因：驱动过载，走线过长。
5.3 多次跨越逻辑电平门限错误
信号在跳变的过程中可能多次跨越逻辑电平门限从而导致这一类型的错误。 多次跨越逻辑电平门限错误是信号振荡的一种特殊的形式，即信号的振荡发生在逻辑电平门限四周，多次跨越逻辑电平门限会导致逻辑功能紊乱。反射信号产生的原因：过长的走线，未被终结的传输线，过量电容或电感以及阻抗失配。