PCB基本特性

PCB基本特性
一个PCB的构成是在垂直叠层上使用了一系列的层压、走线和预浸处理。在多层PCB中，设计者为了方便调试，会把信号线布在最外层。PCB上的布线是有阻抗、电容和电感特性的。
　　阻抗：布线的阻抗是由铜和横切面面积的重量决定的。例如，1盎司铜则有0.49mΩ/单位面积的阻抗。
　　电容：布线的电容是由绝缘体（EoEr）、电流到达的范围（A）以及走线间距（h）决定的。用等式表达为C=EoErA/h,Eo是自由空间的介电常数（8.854pF/m），Er是PCB基体的相关介电常数（在FR4碾压中为4.7）
　　电感：布线的电感平均分布在布线中，大约为1nH/m.对于1盎司铜线来说，在0.25mm（10mil）厚的FR4碾压情况下，位于地线层上方的0.5mm（20mil）宽，20mm（800mil）长的线能产生9.8mΩ的阻抗、20nH的电感以及与地之间1.66pF的耦合电容。下面便是PCB布线的普遍方针：增大走线的间距以减少电容耦合的干扰；平行分布电源线和地线以使PCB电容达到最佳；将敏感的高频线布在远离高噪声电源线的地方；加宽电源线和地线以减少电源线和地线的阻抗。
　　分割是指用物理上的分割来减少不同类型线之间的耦合，尤其是通过电源线和地线。给出了用分割技术将4个不同类型的电路分割开的例子。在地线面，非金属的沟用来隔离四个地线面。板子上的每一部分的过滤器，减少不同电路电源面间的耦合，高速数字电路由于其更高的瞬时功率需量而要求放在电源入口处。接口电路可能会需要静电释放（ESD）和暂态抑制的器件或电路。
　　局部去耦能够减少沿着电源干线的噪声传播。连接着电源输入口与PCB之间的大容量旁路电容起着一个低频脉动滤波器的作用，同时作为一个电势贮存器以满足突发的功率需求。
　　不管是对多层PCB的基准接地层还是单层PCB的地线，电流的路径总是从负载回到电源。返回通路的阻抗越低，PCB的电磁兼容性能越好。由于流动在负载和电源之间的射频电流的影响，长的返回通路将在彼此之间产生互耦，因此返回通路应当尽可能短，环路区域应当尽可能小。
　　布线分离的作用是将PCB同一层内相邻线路之间的串扰和噪声耦合最小化。为了进一步的减小磁耦合，将基准地布放在关键信号附近以隔离其他信号线上产生的耦合噪声。
　　在时钟电路中，局部去耦电容对于减少沿着电源干线的噪声传播有着非常重要的作用。但是时钟线同样需要保护以免受其他电磁干扰源的干扰，否则，受扰时钟信号将在电路的其他地方引起问题。设置分流和保护线路是对关键信号，比如对在一个充满噪声的环境中系统时点接地是不可能的。一种解决方法是把从一个电源中引出的电源线和地线同其他电源线和地线分隔开。这同样有助于避免电源之间的噪声耦合。